# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-137247

(43) Date of publication of application: 16.05.2000

(51)Int.Cl.

G02F 1/1365 G02F 1/133

G09G 3/20 G09G 3/36

(21)Application number: 11-264762

(71)Applicant: LG PHILIPS LCD CO LTD

(22)Date of filing:

20.09.1999

(72)Inventor: LEE HYUN CHANG

(30)Priority

Priority number: 98 9838842

Priority date: 19.09.1998

Priority country: KR

· KR

99 9929144


19.07.1999

# (54) ACTIVE MATRIX LIQUID CRYSTAL DISPLAY DEVICE

# (57)Abstract:

PROBLEM TO BE SOLVED: To make it possible to remove flicker and after-image and to simplify circuit constitution by providing a gate driver or the like capable of outputting one of a first voltage and a second voltage and allowing the first voltage to change before continued gate signal lines are activated.

SOLUTION: The device has a data driver 32 for driving signal lines SL1-LSm provided on a liquid crystal panel 30 and a gate driver 34 for driving gate lines GL1-GLn provided on the liquid crystal panel 32. Further, relating to this active matrix liquid crystal display device, the falling part of scanning signal is changed in a form selected from linear, exponential and step functions by supplying a high gate voltage to a level shift of the gate driver 34 in the alternating current form. Thereby, a field through voltage is sufficiently suppressed and then formation of flicker and



after-image can be avoided and, at the same time, the circuit constitution is extremely simplified.

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-137247 (P2000-137247A)

(43)公開日 平成12年5月16日(2000.5.16)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
G02F	1/1365		G 0 2 F	1/136	500	
	1/133	5 5 0		1/133	550	
G 0 9 G	3/20	6 1 1	G 0 9 G	3/20	611E	
	3/36			3/36		

## 審査請求 未請求 請求項の数16 OL (全 23 頁)


(21)出願番号	<b>特顧平11-264762</b>	(71) 出願人	599127667
(21)山殿田号	<b>小崎小</b> 11504105	(门)田嶼人	エルジー フィリップス エルシーディー
(22)出顧日	平成11年9月20日(1999.9.20)		カンパニー リミテッド
			大韓民国 ソウル, ヨンドンポーク,
(31)優先権主張番号	1998 - 38842		ヨイドードン 20
(32)優先日	平成10年9月19日(1998.9.19)	(72)発明者	ヒュン チャン リー
(33)優先權主張国	韓国 (KR)		大韓民国 キュンサンプクードー クミ市
(31)優先権主張番号	1999 - 29144		ヒュンゴクードン 146 プーングリム
(32)優先日	平成11年7月19日(1999.7.19)		アパート 101ー603号
(33)優先権主張国	韓国 (KR)	(74)代理人	100109726
			弁理士 園田 吉隆 (外1名)

# (54) 【発明の名称】 アクティブマトリックス液晶表示装置

## (57)【要約】

【目的】 フリッカ及び残像を除去することと併せて回路構成を簡素化するのに適合したアクティブマトリックス液晶表示装置が開示される。

【構成】 アクティブマトリックス液晶表示装置はゲート電極及び第1電極と画素電極に接続された第2電極を有するスイッチトランジスタをそれぞれ含み、併せてマトリックス形態で配列された多数の画素と:多数のトランジスタの中の一つに対応する前記電極にそれぞれ接続された多数のデータ信号ラインと:多数のトランジスタの中の一つに対応するゲート電極に接続された多数のゲート信号ラインと接続されて、第1及び第2電圧を入力して、ゲート信号ラインが順次駆動されるように第1及び第2電圧の中のいずれか一つを出力するゲートドライバを具備する。第1電圧が連続されたゲート信号ラインが活性化される前に変化する。



#### 【特許請求の範囲】

【請求項1】ゲート電極及び第1電極と画素電極に接続 された第2電極を有するスイッチトランジスタをそれぞ れ含むこととともにマトリックス形態で配列された多数 の画素と:前記多数のトランジスタの中の一つに対応す る前記第1電極にそれぞれ接続された多数のデータ信号 ラインと;前記多数のトランジスタの中の一つに対応す る前記ゲート電極に接続された多数のゲート信号ライン と:前記多数のゲート信号ラインと接続されて、第1及 に駆動するように前記第1及び第2電圧の中のいずれか の一つを出力するゲートドライバとを具備する液晶表示 装置において:前記第1電圧が連続されたゲート信号ラ インが活性化される前に変化することを特徴とするアク ティブマトリックス液晶表示装置。

1

【讃求項2】前記第1電圧は前記連続されたゲート信号 ラインが活性化される前に降下することを特徴とする請 求項1記載のアクティブマトリックス液晶表示装置。

【請求項3】前記第1電圧は指数関数関数的に降下する ことを特徴とする請求項1記載のアクティブマトリック 20 ス液晶表示装置。

【請求項4】前記第1電圧が線形的に降下することを特 徴とする請求項1記載のアクティブマトリックス液晶表 示装置。

【請求項5】前記第1電圧が階段状に降下することを特 徴とする請求項1記載のアクティブマトリックス液晶表 示装置。

【請求項6】前記第1電圧の最小値が前記第2電圧の最 大値より高いことを特徴とする請求項1記載のアクティ ブマトリックス液晶表示装置。

【請求項7】前記ゲートドライバは、前記ゲートライン それぞれに供給されるスキャニング信号を発生するシフ トレジスタと、前記第1及び第2電圧を利用して前記シ フトレジスタからのスキャニング信号それぞれの電圧レ ベルをシフトさせるレベルシフトと、前記レベルシフト に供給される第1電圧を前記スキャニング信号が使用不 可能にされる前に変化させる電圧調節器とを具備すると とを特徴とする請求項1記載のアクティブマトリックス 液晶表示装置。

が使用不可能にされる前に前記レベルシフトに供給され る前記第1電圧を遮断するためのスイッチと、前記スイ ッチによって前記スキャニング信号が遮断される間前記 レベルシフトに提供される放電通路とを具備することを 特徴とする請求項7記載のアクティブマトリックス液晶 表示装置。

【請求項9】前記スイッチが前記シフトレジスタととも にゲートスキャンクロックに応答することを特徴とする 請求項8記載のアクティブマトリックス液晶表示装置。

【請求項10】前記スイッチを制御するためのタイミン 50 装置は電界を利用して液晶の光透過率を調節することで

グ制御器とを追加で具備することを特徴とする請求項8 記載のアクティブマトリックス液晶表示装置。

【請求項11】前記電圧調節器が、第1電圧を入力する ための入力端子と、前記入力端子と前記レベルシフトの 入力端子の間に接続された第1抵抗と、前記レベルシフ トの入力端子と基底電圧ラインの間に直列接続された第 2抵抗及び第1制御用のスイッチと、前記第1抵抗と並 列接続されて前記第1制御用のスイッチと相互補完的に 駆動される第2制御用のスイッチとを具備することを特 び第2電圧を入力して、前記ゲート信号ラインが順次的 10 徴とする請求項7記載のアクティブマトリックス液晶表 示装置。

> 【請求項12】前記シフトレジスタ及び前記レベルシフ トが一つの集積回路のチップで製作されたことを特徴と する請求項7記載のアクティブマトリックス液晶表示装 置。

> 【請求項13】前記シフトレジスタ、前記レベルシフト 及び前記電圧調節器が一つの集積回路のチップで製作さ れたことを特徴とする請求項7記載のアクティブマトリ ックス液晶表示装置。

【請求項14】ゲートライン及び信号ラインとの交差点 に位置することと併せて前記ゲートライン及び前記信号 ラインに接続された薄膜トランジスタを有する画素と、 前記ゲートラインに接続されることと併せてシフトレジ スタを有するゲートドライバとを具備する液晶表示装置 を駆動する方法において、第1電圧と周期的に変化する 第2電圧を入力する段階と:スイッチ素子を経由して前 記ゲートラインに前記第2電圧を供給する段階と;前記 スイッチを経由して前記ゲートラインに前記第1電圧を 供給する段階を含めて;前記スイッチ素子が前記シフト 30 レジスタによって制御され、併せて第2電圧の最小値が 前記第1電圧の最大値より高いことを特徴とするアクテ ィブマトリックス液晶表示装置の駆動方法。

【請求項15】前記第1電圧は前記ゲートラインに接続 された前記薄膜トランジスタが起動される期間の間前記 ゲートラインに供給されることを特徴とする請求項14 記載のアクティブマトリックス液晶表示装置の駆動方 法。

【請求項16】前記シフトレジスタはロジック電圧レベ ルに該当する駆動電圧で動作することを特徴とする請求 【請求項8】前記電圧調節器は、前記スキャニング信号 40 項14記載のアクティブマトリックス液晶表示装置の駆 動方法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はアクティブマトリックス 液晶表示装置に関し、特に液晶で構成された画素に接続 されたトランジスタにゲートパルスを供給する手段を具 備するアクティブマトリックス液晶表示装置に関する。 [0002]

【従来の技術】通常のアクティブマトリックス液晶表示

画像を表示する。このような液晶表示装置は図1に図示 されたように液晶パネル (10) 上の信号ライン (SL 1乃至SLm)を駆動するデータドライバ(12)と、 液晶パネル(10)上のゲートライン(GL1乃至GL n)を駆動するためのゲートドライバ(14)とを具備 する。液晶パネル(10)には信号ライン(SL)及び ゲートライン (GL) に接続される画素 (11) がアク ティブマトリックス形態で配列される。画素(11)そ れぞれは信号ライン(SL)からのデータ電圧信号(D VS) に応答して透過光量を調節する液晶セル(C1 c) と、ゲートライン (GL) からのスキャニング信号 (SCS) に応答して信号ライン (SL) から液晶セル (Clc)に供給されるデータ電圧信号(DVS)を切 り換える薄膜トランジスタ(以下"TFT"という) (CMN) で構成される。データドライバ(12)はゲ ートライン (GL1乃至GLn) が順次的に駆動される ことによって信号ライン (SL1乃至SLm) すべてに データ電圧信号(DVS)を供給する。一方、ゲートド ライバ(14)はスキャニング信号(SCS)をゲート ライン(GL1乃至GLn)に順次的に供給することで 20 ゲートライン (GL1乃至GLn)が水平同期期間ずつ 順次駆動される。Cのために、制御ライン(CL)から のゲートスタートパルス (GSP) 及びゲートクロック ライン (GCL) からのゲートスキャニングクロック (GSL) からのゲートスキャニングクロック (GS L) に応答するシフトレジスタ (16) と、シフトレジ スタ(16)とゲートライン(GL1乃至GLn)の間 に接続されたレベルシフト(18)で構成される。シフ トレジスタ(16)は制御ライン(CL)からのゲート スタートパルス(GSP)をn個の出力端子(QT1乃 至QTn)の中のいずれか一つの出力端子側に出力する ことと併せてゲートスキャニングクロック (GSC) に 応答してゲートスタートパルス (GSP)を第1出力端 子(QT1)から第n出力端子(QTn)側に順次的に 移動させる。レベルシフト(18)はシフトレジスタ (16)の出力信号の電圧レベルをシフトさせることで n個のスキャニング信号(SCS)が発生させる。この ために、レベルシフト(18)はシフトレジスタ(1 6)のn個の出力端子(QT1乃至QTn)とn個のゲ ートライン(G L )の間にそれぞれ接続されることと併 40 ルー電圧(Δ V p )を充分に抑圧することができない。 せて第1及び第2電圧ライン(FVL、SVL)からの 直流形態の低電位及び高電位電圧(Vg1、Vgh)の 供給を受けるn個のインバータ(19)で構成される。 インバータ(19)はシフトレジスタ(16)の出力端 子(QT)からの論理状態によって低電位及び高電位電 圧(Vg1、Vgh)の中のいずれか一つを選択的にゲ ートライン(GL)に供給する。これによって、n個の スキャニング信号(SCS)の中のいずれ一つだけが高 電位ゲート電圧 (Vgh)を有する。この高電位ゲート

ゲートライン (GL) から供給されるとTFT (CM N) が起動 (Turn-On) され、TFT (CMN) が起動 される期間中液晶セル(Clc)はデータ電圧信号(D VS)を充電する。このように液晶セル(Clc)に充 電された電圧はTFT (CMN)が起動(Tum-On)さ れる時には下がるのでデータ電圧信号(DVS)の電圧 より低くなる。液晶セルに充電された電圧とデータ電圧 信号(DVS)との電位差に該当するフィードスルー電 圧 (Feed through Voltage、ΔVp)が発生する。 C のフィードスルー電圧 (ΔVp) はTFT (CMN) の ゲート端子と液晶セル(Clc)の間に存在する寄生容 量によって発生することで液晶セル(CIc)の光透過 量を周期的に変化させる。この結果、液晶パネル上に表 示される画素でフリッカ及び残像が発生する。

【0003】 このようなフィードスルー電圧(△Vp) を抑制するための方法として、補助容量(Cst)が図 1でのように液晶セル (Clc) に並列に接続する。C の補助容量(Cst)はTFT(CMN)がターンオフ されるときに減少する液晶セル電圧を補充することでフ ィードスルー電圧 (ΔVp) が数 l のように抑圧され る。

## 【数1】

$$\Delta Vp = \frac{(Von - Voff) \cdot Cgs}{Clc + Cst + Cgs}$$

式1において、VonはTFT (CMN)の起動時のゲ ートライン(GL)上の電圧であり、VoffはTFT (CMN) のターンオフ時のゲートライン(GL)上の 電圧であり、CgsはTFT(CMN)のゲート端子と 液晶セルの間に存在する寄生容量の容量である。式1の ように、フィードスルー電圧 (ΔVp) はTFT (CM N)の起動及びターンオフの時のゲートライン(GL) 上の電圧差にしたがって大きくなる。このようなフィー ドスルー電圧 (ΔVp)を充分に抑圧するためには補助 容量(Cst)の容量が大きくならなければならない。 これは表示領域の開口率 (Aperture Ratio) が小さく なるので充分な表示コントラストが得られなくなる。と れによって、補助容量(Cst)によってはフィードス 【0004】フィードスルー電圧(ΔVp)を抑制する ための方法として、スキャニング信号(SCS)の立下 がり部を緩やかにするスキャニング信号制御方式の液晶 表示装置が提案されている。スキャニング信号制御方式 の液晶表示装置では、スキャニング信号(SCS)の立 下がり部が図2aのように線形関数、図2bでのような 指数関数。または図2cでのような階段関数形態で変化 する。このようなスキャニング信号制御方式の液晶表示 装置は特開平6-110035号及び特開平9-258 電圧 (Vgh) を有するスキャニング信号 (SCS) を 50 174号とアメリカ特許第5,587,722号に開示 10

されている。しかし、これらのスキャニング信号制御方 式の液晶表示装置ではゲートドライバの回路変形または ゲートドライバと液晶パネル上の各ゲートラインとの間 に位置される新しい波形変形回路が必要である。また、 アメリカ特許第5、587、722号に開示されたゲー トドライバはスキャニング信号の立下がり部をステップ ワイズ (Stepwise) するようにする機能を有する回路が 一つのゲートドライバチップ内に形成されるので回路が 複雑になり更に電力消費が大きい。

【0005】実際に、特開平6-110035号に開示 されたスキャニング信号制御方式の液晶表示装置は図3 に示したようにスキャニングドライバセル(20)とゲ **ートライン(GL)の間に接続された積分器(22)を** 有する。積分器(22)はスキャニングドライバセル (20) とゲートライン (GL) の間に接続された抵抗 (R1)と、ゲートライン(GL)及び基底電圧ライン (GVL)の間に接続された容量(C1)で構成され る。とのように構成された積分器(22)はゲートドラ イバセル (20) からゲートライン (GL) 側に供給さ れるスキャニング信号を積分することでスキャニング信 号(SCS)の立下がり部が指数関数的に変化する。画 素(11)に含まれたTFT(CMN)はゲートライン (GL) からのスキャニング信号(SCS)の電圧が自 分の臨界電圧以下に下がるときまで起動される。この 時、液晶セル(Clc)に充電された電荷が寄生容量 (Cgs)を経由してゲートライン(GL)側にポンピ ングされるので電荷量は極めて少なくなる。この結果、 フィードスルー電圧(ΔVp)が充分に抑圧される。 [0006]

【発明が解決しようとする課題】以上のようなスキャニ 30 ング信号制御方式の液晶表示装置では、フィードスルー 電圧 (ΔVp) が充分に抑圧されることでフリッカ及び 残像が著しく減るが、各ゲートライン毎に積分器のよう な波形変形回路が付加されなければならないので回路構 成が大変複雑になる。これと併せて、波形変形回路によ ってスキャニング信号の立上がり部までの緩やかに変化 するので液晶セルの充電開始の時点が遅延される。 【0007】一方、アメリカ特許第5,587,722

号は図4に図示されたように電源供給電圧(VVDD及 びVVDD·R1/(R1+R2))を選択的に入力す るシフトレジスタ(3)を開示する。シフトレジスタ (3) は電源供給電圧 (VVDD及びVVDD・R1/ (R1+R2)) に応答して階段形パルスを発生する。 しかし、シフトレジスタ(3)は電源供給電圧が液晶パ ネル上のゲートラインに供給される高レベルゲート電圧 と同じなので高電圧で駆動されなければならない。即 ち、シフトレジスタに含まれるインパータ(5、6、 9) がTFTを起動させるための最大電圧が2.5 Vで ある場合に大略25Vの駆動電圧で動作する。これによ って、アメリカ特許第5, 587, 722号に開示され 50 (SL1乃至SLm)を駆動するデータドライバ (3

たアクティブマトリックス液晶表示装置は大電力を消耗 する。

【0008】従って、本発明の目的はフリッカ及び残像 を除去することと併せて回路構成を簡素化するのに適合 したアクティブマトリックス液晶表示装置及びその駆動 方法を提供することにある。

#### [0009]

【課題を解決するための手段】前記目的を達成するため に、本発明によるアクティブマトリックス液晶表示装置 はゲート電極及び第1電極と画素電極に接続された第2 電極を有するスイッチトランジスタをそれぞれ含むこと とともにマトリックス形態で配列された多数の画素と: 多数のトランジスタの中の一つに対応する第1電極にそ れぞれ接続される多数のデータ信号ラインと;多数のト ランジスタの中の一つに対応するゲート電極に接続され た多数のゲート信号ラインと:多数のゲート信号ライン と接続されて、第1及び第2電圧を入力して、そしてゲ ート信号ラインが順次駆動されるように第1及び第2電 圧の中のいずれかの一つを出力するゲートドライバとを 具備する。第1電圧が連続されたゲート信号ラインが活 性化される前に変化する。

【0010】本発明によるアクティブマトリックス液晶 表示装置の駆動方法は第1電圧と周期的に変化する第2 電圧を入力する段階と:スイッチ素子を経由してゲート ラインに第2電圧を供給する段階と:スイッチを経由し てゲートラインに前記第1電圧を供給する段階を含む。 スイッチ素子はシフトレジスタによって制御されて併せ て第2電圧の最小値が前記第1電圧の最大値より高く設 定される。

#### [0011]

【作用】前記の構成によって、本発明によるアクティブ マトリックス液晶表示装置ではゲートドライバのレベル シフトに高電位ゲート電圧が交流形態で供給されること でスキャニング信号の立下がり部が線形、指数または階 段関数の中のいずれか一つの形態で変化する。これによ って、本発明によるアクティブマトリックス液晶表示装 置ではフィードスルー電圧(ΔVp)が充分に抑圧され るようになり、更にフリッカ及び残像が発生しなくな る。併せて、本発明によるアクティブマトリックス液晶 表示装置では高電位ゲート電圧の立下がり部が立上がり 部より緩やかに変化することでゲートラインに供給され るスキャニング信号の立下がり部が立上がり部より緩や かに変化する。これによって、本発明によるアクティブ マトリックス液晶表示装置ではフリッカ及び残像が発生 されなくなることは勿論であり応答速度が早くなる。 [0012]

【好ましい実施例の詳細な説明】以下、本発明の実施例 を添付した図5乃至図26を参照して詳細に説明する。 図5を参照すると、液晶パネル(30)上の信号ライン

2) と、液晶パネル(30)上のゲートライン(GL1 乃至GLn)を駆動するためのゲートドライバ(34) とを具備する本発明の第1実施例によるアクティブマト リックス液晶表示装置が図示されている。液晶パネル (30)では信号ライン(SL)及びゲートライン(G L) に接続される画素(31) がアクティブマトリック ス形態で配列される。画素(31)それぞれは信号ライ ン(SL)からのデータ電圧信号(DVS)に応答して 透過光量を調節する液晶セル(Clc)と、ゲートライ ン(GL)からのスキャニング信号(SCS)に応答し て信号ライン(SL)から液晶セル(CLc)に供給さ れるデータ電圧信号(DVS)を切り換えるTFT(C MN)で構成される。また、画素(31)それぞれでは 補助容量(Cst)が液晶セル(Clc)に並列に接続 される。この補助容量(Cst)は液晶セル(Clc) に充電された電圧を緩衝する。データドライバ(32) はゲートライン (GL1乃至GLn) すべてにデータ電 圧信号(DVS)を供給する。ゲートドライバ(34) がスキャニング信号(SCS)をゲートライン(GL1 乃至GLn)に順次供給することでゲートライン(GL 1乃至G L n )が水平同期期間ずつ順次使用可能にされ る。このために、ゲートドライバ(34)は制御ライン (CL) からのゲートスタートパルス (GSP) 及びゲ ートクロックライン (GCL) からのゲートスキャニン グクロック (GSC) に応答するシフトレジスタ (3) 6) と、シフトレジスタ(36) とゲートライン(GL 1乃至GLn)の間に接続されたレベルシフト(38) で構成される。シフトレジスタ(36)は制御ライン (CL) からのゲートスタートパルス (GSP) をn個 の出力端子(QT1乃至QTn)の中いずれか一つの出 力端子側に出力されるようにすることと併せてゲートス キャニングクロック (GSC) に応答してゲートスター トパルス (GSP) を第1出力端子 (QT1) から第n 出力端子(QTn)側に順次移動させる。また、シフト レジスタ(36)はロジック電圧レベルに該当する5V を有する集積回路駆動電圧で動作する。レベルシフトレ ジスタ(36)のn個の出力端子(QT1乃至QTn) とn個のゲートライン (GL) 間にそれぞれ接続される ことと併せて第1及び第2電圧ライン(FVL、SV L)からの低電位及び髙電位ゲート電圧(Vgl、Vg h)を切り換えるためのn個の制御用スイッチ(39) とを具備する。制御用スイッチ(39)はシフトレジス タ(36)の出力端子(QT)からの論理状態によって 低電位及び高電位ゲート電圧 (Vgl、Vgh)の中の いずれか一つを選択的にゲートライン(GL)に供給す る。これによって、n個のスキャニング信号(SCS) の中いずれか一つだけが高電位ゲート電圧(Vgh)を 有する。この高電位ゲート電圧(Vgh)が印可される ゲートライン (GL)上のTFT (CMN)が起動(Tu m-On) されるようになり、TFT (CMN) が起動さ

れる期間の間液晶セル (Clc) はデータ電圧信号 (D VS)を充電する。制御用スイッチ(39)それぞれは 低電位及び高電位ゲート電圧(Vgl、Vgh)を動作 電圧とするバーパと対置されることもある。 【0013】また、本発明の第1実施例による液晶表示 装置は第1電圧ライン (FVL) に接続された低電位ゲ ート電圧発生器(40)と、高電位ゲート電圧発生器 (42) とを追加で具備する。低電位ゲート電圧発生器 (40)は電圧レベルが一定に維持される低電位ゲート 電圧 (Vg1) を発生して第1電圧ライン (FVL) に 接続されたn個の制御用スイッチ(39)に供給する。 低電位ゲート電圧発生器(40)で発生される低電位ゲ ート電圧(Vg1)は一定の周期のパルス信号のような 交流信号の形態を有することもある。高電位ゲート電圧 発生器(42)は交流信号のように水平同期信号の周期 毎に一定の形態で変化する高電位ゲート電圧(Vgh) を発生する。との高電位ゲート電圧 (Vgh) は漸進的 に緩やかに変化する立下がり部を有する。高電位ゲート 電圧(Vgh)の立下がり部は線形関数の形態で変化す るか、指数関数の形態で変化するか、または階段関数の 形態で変化する。このような高電位ゲート電圧(Vg h)を発生するために、高電位ゲート電圧発生器(4 2) は高電位電圧 (VDD) を発生する高電位電圧発生 器(44)と、髙電位電圧発生器(44)及び第2電圧 ライン(SVL)の間に接続された電圧調節器(46) と、電圧調節器(46)のレベル調整タイミングを制御 するためのタイミング制御器(48)で構成される。高 電位電圧発生器(44)は一定の電圧レベルを安定され るように維持する直流形態の高電位電圧(VDD)を電 30 圧調節器(46)に供給する。電圧調節器(46)は高 電位電圧(VDD)を第2電圧ライン(SVL)に接続 された n 個の制御用スイッチ (39) 側に周期的に伝送 することと併せて髙電位電圧(VDD)が遮断される時 に第2電圧ライン (SVL) に供給される電圧が上に言 及された関数形態のいずれか一つの形態で低くなる。第 2電圧ライン(SVL)上の電圧信号の立下がり部を綴 やかに変化させるために、電圧調節器(46)は液晶パ ネル(30)のゲートライン(GL)に存在する寄生抵 抗(Rp)及び寄生容量(Cp)を利用することもでき る。タイミング制御器(48)は同期制御ライン(SC L) からの水平同期信号(HS) とデータクロックライ ン(DCL)からのデータクロック(DCLK)に応答 して電圧調節器(46)の電圧切り換え時点と電圧調節 時点を決定する。このために、タイミング制御器(4 8) は水平同期信号(HS) によって初期化されること と併せてデータクロック (DCLK) をカウンターする カウンター (図示しない) と、このカウンターの出力信 号を論理組み合わせすることで電圧調節器(46)を制

御する論理組み合わせ部(図示しない)で構成されると

50 とがある。

【0014】 このように、第2電圧ライン(SVL)上 の高電位ゲート電圧(Vgh)が交流形態で変化すると とと併せて緩やかに減少される立下がり部を有するなる ことで液晶パネル (30) のゲートライン (GL) に供 給されるスキャニング信号 (SCS) の立下がり部が緩 やかに変化する。画素(31)に含まれたTFT(CM N) はゲートライン (GL) からのスキャニング信号 (SCS) の電圧が自分の臨界電圧以下に下がるまで起 動される。この時、液晶セル(Clc)に充電された電 荷がゲートライン (GL) 側に流れる供給されたり信号 10 ライン(SL)からTFT(CMN)を経由するデータ 電圧信号(DVS)によって充分な電荷が液晶セル(C 1 c) に充電される。これによって、液晶セル(C1 c) に充電された電圧は下がらなくなる。ゲートライン (GL) 上のスキャニング信号 (SCS) の電圧がTF T(CMN)の臨界電圧以下まで下がる場合にゲートラ イン(GL)からゲートライン(GL)での電圧変動量 が最大TFT(CMN)の臨界電圧であるので液晶セル (Clc) からゲートライン (GL) 側に流れる電荷量 は極めて少なくなる。この結果、フィードスルー電圧  $(\Delta V p)$  が充分に抑圧される。

9

【0015】図6は本発明の第2実施例によるアクティ ブマトリックス液晶表示装置を概略的に図示する。図6 のアクティブマトリックス液晶表示装置では電圧調節器 (46) が液晶パネル (30) のゲートライン (GL) の寄生抵抗(Rp)及び寄生容量(Cp)を利用して高 電位ゲート電圧(Vgh)の立下がり部とスキャニング 信号(SCS)の立下がり部を指数電位ゲート電圧(V gh)の立下がり部とスキャニング信号(SCS)の立 装置では、液晶パネル (30) 上のゲートライン (G L)を駆動するためのゲートドライバ(34)が含まれ る。液晶パネル(30)は信号ライン(SL)及びゲー トライン(GL)との接続に位置する画素(31)を含 む。画素(31)は信号ライン(SL)からのデータ電 圧信号(DVS) に応答して透過光量を調節する液晶セ ル(Clc)と、ゲートライン(GL)からのスキャニ ング信号(SCS)に応答して信号ライン(SL)から 液晶セル(Clc)に供給されるデータ電圧信号(DV た、画素(31)では補助容量(Cst)が液晶セル (СІс) に並列に接続される。ゲートドライバ(3 4) は制御ライン(CL) からのゲートスタートパルス (GSP) 及びゲートクロックライン (GCL) からの ゲートスキャニングクロック (GSC) に応答するシフ トレジスタセル(36A)と、シフトレジスタセル(3 6A)とゲートライン(GL)の間に接続された制御用 のスイッチ (39) で構成される。シフトレジスタセル (36A)は図7に図示されたようにゲートスキャニン

ルス(GSP)を出力端子(QT)側に出力する。制御 用のスイッチ(39)はシフトレジスタセル(36A) の出力信号の論理状態によって低電位及び高電位ゲート 電圧(Vgl、Vgh)の中のいずれか一つを選択的に ゲートライン (GL) に供給する。これによって、ゲー トライン(GL)では低電位ゲート電圧または高電位ゲ ート電圧(Vgh)を有するスキャニング信号(SC S)が現れる。これを詳細に説明すると、制御用のスイ ッチ(39)はシフトレジスタセル(36A)の出力信 号がハイ論理を有する場合に高電位ゲート電圧(Vg h) がゲートライン (GL) に供給されるようにする一 方、シフトレジスタセル (36A) の出力信号がロー論 理を有する場合に低電位ゲート電圧(Vg1)がゲート ライン (GL) に供給されるようにする。図7に図示さ れた"SCSn"は次のゲートラインに供給されるスキ ャニング信号の波形を現す。

【0016】また、本発明の第2実施例によるアクティ ブマトリックス液晶表示装置は第1電圧ライン(FV L) に接続された低電位ゲート電圧発生器(40)と、 20 髙電位ゲート電圧発生器(42)とを追加で具備する。 低電位ゲート電圧発生器(40)は電圧レベルが一定に 維持されたり周期的に交番される低電位ゲート電圧(V g1)を第1電圧ライン(FVL)に接続されたn個の 制御用のスイッチ(39)に供給する。髙電位ゲート電 圧発生器(42)は図7に図示されたところのように変 化する高電位ゲート電圧 (Vgh)を発生する。この高 電位ゲート電圧(Vgh)の立下がり部は指数関数の形 態で緩やかに下がる。このように高電位ゲート電圧(V gh) を発生するために、高電位ゲート電圧発生器(4 下がり部を指数関数形態で変化させる。図6の液晶表示 30 2)が高電位電圧(VDD)を発生する高電位電圧発生 器(44)と、髙電位電圧発生器(44)及び第2電圧 ライン(SVL)の間に接続された電圧調節器(46) で構成される。高電位電圧発生器(44)は一定の電圧 レベルを安定に維持する直流形態の高電位電圧(VD D)を電圧調節器(46)に供給する。電圧調節器(4 6)は第2電圧ライン(SVL)を高電位電圧発生器 (44)と基底電圧ライン(GVL)に交番的に接続す ることで第2電圧ライン(SVL)上に図7に示したよ うな高電位ゲート電圧 (Vgh)を発生させる。このた S)を切り換えするTFT(СММ)で構成される。ま 40 めに、電圧調節器(46)はゲートスキャニングクロッ ク(GSC)に応答する2接点制御用スイッチ(50) を具備する。2接点制御用スイッチ(50)はゲートス キャニングクロック (GSC) のハイ論理区間では第1 電圧ライン(SVL)を高電位電圧発生器(44)に接 続させることで第2電圧ライン(SVL)及びゲートラ イン(GL)上に高電位電圧(VDD)が現れるように する。ゲートスキャニングクロック(GSC)がハイ論 理からロー論理で遷移する場合、2接点制御用スイッチ (50)は第2電圧ライン(SVL)を基底電圧ライン グクロック(GSC)の上昇エッジでゲートスタートバ 50 (GVL)に接続させることで第2電圧ライン(SV

L) 及びゲートライン (GL) 上の電圧を高電位電圧レ ベル(VDD)から指数関数的に降下させる。との時、 第2電圧ライン(SVL)及びゲートライン(GL)上 の電圧が寄生抵抗(Rp)及び寄生容量(Cp)の時定 数によって基底電圧ライン(GVL)側に放電されると とで高電位ゲート電圧(Vgh)とスキャニング信号 (SCS)の立下り部は図7に示したように指数関数の 形態で緩やかに変化する。 これによって、画素 (31) に含まれたTFT (CMN) はゲートライン (GL) か らのスキャニング信号 (SCS) の電圧が臨界電圧の以 10 下に下がるまで起動オン状態が維持される。この時、液 晶セル(Clc)に充電された電荷がゲートライン(G L)側に流れるが、信号ライン(SL)からTFT(C MN)を経由するデータ電圧信号(DVS)によって充 分な電荷が液晶セル(Clc)に充電される。この結 果、液晶セル(Clc)に充電された電圧は下がらなく なる。ゲートライン(GL)上のスキャニング信号(S CS)の電圧がTFT (CMN)の臨界電圧以下に下が る場合にゲートライン (GL) での電圧変動量が最大T FT (CMN)の臨界電圧であるので液晶セル (C1 c) からゲートライン (GL) 側に流れる電荷量は極め て少なくなる。この結果、フィードスルー電圧(ΔV p) が充分に抑圧される。更に、画素(31)によって 表示される画点ではフリッカ及び残像が発生しなくな

11

【0017】図8は本発明の第3実施例によるアクティ ブマトリックス液晶表示装置を概略的に図示する。図8 のアクティブマトリックス液晶表示装置は電圧調節器 (46) が2接点制御用のスイッチ(50) と基底電圧 ライン (GVL) の間に抵抗 (R1) 及び容量 (C1) の並列回路とをさらに具備することを除いては図6の液 晶表示装置と同一の回路構成を有する。抵抗(R1)及 び容量(C1)は第2電圧ライン(SVL)及びゲート ライン(GL)上の電圧が基底電圧ライン(GVL)側 に放電される場合に時定数を増加させる。これによっ て、第2電圧ライン(SVL)上の高電位ゲート電圧 (Vgh)の立下がり部は図9でのように立上がり部よ りもっと緩やかになる。これと併せて、ゲートライン (GL) 上のスキャニング信号(SCS) の立下がり部 も図9に示すように立上がり部よりもっと緩やかに変化 40 する。抵抗(R1)と容量(C1)は必要に応じていず れか一つだけを使用してもよい。抵抗(R1)と容量 (C1) は必要に応じていずれか一つだけを使用しても よい。このように高電位ゲート電圧(Vgh)及びスキ ャニング信号(SCS)の立下がり部を立上がり部より さらに緩やかに調節することで液晶表示装置はフィード スルー電圧 (ΔVp) を充分に抑制することができるこ とと併せて応答速度が速くなる。

【0018】図10は第4実施例によるアクティブマト (52)が起動される場合、抵抗(R2)は第2電圧ラリックス液晶表示装置を概略的に図示する。図10のア 50 イン(SVL)及びゲートライン(GL)上の電圧が基

クティブマトリックス液晶表示装置は電圧調節器(4 6)が2接点制御用のスイッチ(50)代わりに高電位 電圧発生器(44)及び第2電圧ライン(SVL)の間 に接続された1接点制御用のスイッチ(52)と、第2 電圧ライン (SVL) 及び基底電圧ライン (GVL) の 間に接続されたTFT(MN)とを具備することを除い ては図6の液晶表示装置と同一な回路構成を有する。1 接点制御用のスイッチ(52)とTFT(MN)はゲー トスキャニングクロック (GSC) の論理状態によって 相互補完的に起動される。これを詳細に説明すると、1 接点制御用のスイッチ(52)はゲートスキャニングク ロック(GSC)がハイ論理を維持する期間起動され、 一方にTFT (MN) はTFT (MN) はゲートスキャ ニングクロック (GSC) がハイ論理を維持する期間起 動される。TFT (MN) はゲートスキャニングクロッ ク(GSC)によって第2電圧ライン(SVL)及びゲ ートライン(GL)に放電通路を提供することで高電位 ゲート電圧(Vgh)及びスキャニング信号(GL)の 立下がり部が指数関数的に変化する。また、TFT(M 20 N) は起動時に現れる抵抗成分及び容量成分によって第 2電圧ライン(SVL)及びゲートライン(GL)上の 電圧が基底電圧ライン(GVL)側に放電される場合に 時定数を増加させる。これによって、基底電圧ライン (GVL)上の高電位ゲート電圧(Vgh)立下がり部 は図9でのように立上がり部より緩やかになる。これと 併せて、ゲートライン(GL)上のスキャニング信号 (SCS)の立下がり部も図9でのように立上がり部よ りもっと緩やかに変化する。このように高電位ゲート電 圧(Vgh)及びスキャニング信号(SCS)の立下が り部が立上がり部よりもっと緩やかに調節されることで 液晶表示装置はフィードスルー電圧(ΔVp)を充分に 抑制することができることと併せて応答速度が速くな る。TFT (MN) は抵抗成分の抵抗値及び容量成分の 容量が適切に設定されるように適切なチャンネル幅を有 する。更に、TFT (MN) と基底電圧ライン (GV L)の間には時定数をもう少し増加させるための抵抗及 び/または容量を付加することもできる。

【0019】図11は本発明の第5実施例によるアクティブマトリックス液晶表示装置を概略的に図示する。図11のアクティブマトリックス液晶表示装置はTFT (MN)において抵抗(R2)が第2電圧ライン(SVL)及び基底電圧ライン(GVL)の間に接続されたことを除いては図10の液晶表示装置と同一な回路構成を有する。抵抗(R2)は1接点制御用のスイッチ(52)がゲートスキャニングクロック(GSC)のハイ論理状態によって起動される場合に第2電圧ライン(SVL)及びゲートライン(GL)に充電される電圧の漏泄を防止する。これとは異なり、1接点制御用のスイッチ(52)が起動される場合、抵抗(R2)は第2電圧ライン(SVL)及びゲートライン(GL)トの電圧が基

底電圧ライン (GVL) 側に放電される時間が長くなる ことで高電位ゲート電圧(Vgh)及びスキャニング信 号(SCS)の立下がり部が指数関数の形態で変化させ る。換言すれば、抵抗 (R2) は第1接点制御用スイッ チ(52)が起動される場合に第2電圧ライン(SV L) 及びゲートライン (GL) 上の髙電位ゲート電圧 (Vgh)の立下がり部は図9でのように立上がり部よ りもっと緩やかになる。これと併せて、ゲートライン (GL) 上のスキャニング信号(SCS)の立下がり部 も図9でのように立上がり部よりもっと緩やかに変化す 10 る。このように高電位ゲート電圧(Vgh)及びスキャ ニング信号(SCS)の立下がり部が立上がり部よりも っと緩やかに調節されることで液晶表示装置はフィード スルー電圧 (ΔVp) を充分に抑制することができるこ とと併せて応答速度が速くなる。

【0020】また、図6、図8、図10及び図11に図 示された第2乃至第5実施例の液晶表示装置ではゲート スキャニングクロック (GSC) によって電圧調節器 (46)の切り換え動作が制御されることで図5でのタ イミング制御器(48)が除去される。この結果、図 6、図8、図10及び図11に図示された第2乃至第5 実施例のアクティブマトリックス液晶表示装置では回路 構成が益々簡素化される。これと併せて、図6、図8、 図10及び図11に図示された第2乃至第5実施例の液 晶表示装置ではゲートスキャニングクロック(GSC) の衝撃係数が50%であることで表現されているが液晶 セルに電圧が充分に充電されることができる範囲内で適 切に調節されることができる。

【0021】図12は本発明の第1乃至第5実施例によ るアクティブマトリックス液晶表示装置のゲートライン 30 (GL) 及び信号ライン(SL)上に現れるスキャニン グ信号(SCS)とデータ電圧信号(DVS)を図示す る。図12に図示されたスキャニング信号(SCS)は 下降エッジでデータ電圧信号(DVS)にほとんど近接 する電圧レベルを有する。これによって、液晶表示装置 はフィードスルー電圧(ΔVp)を充分に抑制すること ができることと併せて応答速度が速くなる。

【0022】図13は本発明の第6実施例によるアクテ ィブマトリックス液晶表示装置を概略的に図示する。図 13のアクティブマトリックス液晶表示装置は第1電圧 ライン(FVL)に接続された低電位ゲート電圧発生器 (40) と、高電位ゲート電圧発生器(42)とを具備 する。低電位ゲート電圧発生器(40)は電圧レベルが 一定に維持される低電位ゲート電圧(Vg1)を第1電 圧ライン(FVL)に接続されたn個の制御用スイッチ (39)に供給する。高電位ゲート電圧発生器(42) は図14に図示されたように第1及び第2高電位電圧 (VDD1、VDD2)を交番的に有するパルス状の高 電位ゲート電圧(Vgh)を発生する。このような髙電

ト電圧発生器(42)は第1及び第2高電位電圧(VD D1、VDD2)を発生する髙電位電圧発生器(54) と、高電位電圧発生器(54)及び第2電圧ライン(S VL)の間に接続された電圧調節器(56)で構成され る。 高電位電圧発生器 (54) で発生される第1高電位 電圧(VDD1)は一定の電圧レベルを安定に維持し て、第2高電位電圧(VDD2)は低電位ゲート電圧 (Vg1)より高くて第1高電位電圧(VDD1)より 低い電圧レベルを安定に維持する。これら第1及び第2 高電位電圧(VDD1、VDD2)を電圧調節器(5 6) に供給する。電圧調節器 (56) は高電位発生器 (54)からの第1及び第2高電位電圧(VDD1、V DD2)を第2電圧ライン(SVL)側に交番的に供給 することで第2電圧ライン(SVL)上に図14に示し たような高電位ゲート電圧 (Vgh)を発生させる。 と のために、電圧調節器(56)はゲートスキャニングク ロック(GSC)に応答する第2制御用スイッチ(5 8) を具備する。第2制御用スイッチ(58) はゲート スキャニングクロック (GSC) のハイ論理区間で第1 高電位電圧 (VDD1) を第2電圧ライン (SVL) に 供給することで第2電圧ライン(SVL)及びゲートラ イン(GL)上に第1高電位電圧(VDD1)が現れる ようにする。これとは異なり、ゲートスキャニングクロ ック(GSC)がロー論理を有する場合、第2制御用ス イッチ(58)は第2髙電位電圧(VDD2)を第2電 圧ライン(SVL)に供給することで第2電圧ライン (SVL)及びゲートライン(GL)上に第2高電位電 圧(VDD2)が現れるようにする。この結果、高電位 ゲート電圧(Vgh)はゲートスキャニングクロック (GSC)の周期ごとに第1高電位電圧(VDD1)と 第2 髙電位電圧 (VDD2) を順次有する。

【0023】図13のアクティブマトリックス液晶表示 装置では液晶パネル(30)上のゲートライン(GL) を駆動するためのゲートドライバ(34)が含まれる。 液晶パネル(30)は信号ライン(SL)及びゲートラ イン(GL)とに接続される画素(31)を含む。画素 (31)は信号ライン(SL)からのデータ電圧信号 (DVS) に応答して透過光量を調節する液晶セル(C 1 c) と、ゲートライン (GL) からのスキャニング信 40 号(SCS)に応答して信号ライン(SL)から液晶セ ル(Clc)に供給されるデータ電圧信号(DVS)を 切り換えるTFT(CMN)で構成される。また、画素 (31) には補助容量 (Cst) が液晶セル (Clc) に並列に接続される。ゲートドライバ(34)は制御ラ イン (CL) からのゲートスタートパルス (GSP) 及 びゲートクロックライン (GCL) からのゲートスキャ ニングクロック (GSC) に応答するシフトレジスタセ ル(36A)と、シフトレジスタセル(36A)とゲー トライン(GL1)の間に接続された第1制御用スイッ 位ゲート電圧(Vgh)を発生するために、高電位ゲー 50 チ(39)で構成される。シフトレジスタセル(36

A) は図14に図示されたようにゲートスキャニングク ロック (GSC) の上昇エッジでゲートスタートパルス (GSP)を出力端子(QT)側に出力する。第1制御 用スイッチ(39)はシフトレジスタセル(36A)の 出力信号の論理状態によって低電位及び高電位ゲート電 圧(Vgl、Vgh)の中いずれか一つを選択的にゲー トライン(GL)に供給する。これによって、ゲートラ イン (GL) には低電位ゲート電圧 (Vgl) または高 電位ゲート電圧(Vgh)を有するスキャニング信号 (SCS)が現れる。これらを詳細に説明すると、制御 10 用のスイッチ(39)はシフトレジスタセル(36A) の出力信号がハイ論理を有する場合に第1及び第2高電 位電圧 (VDD1、VDD2) を順次有する高電位ゲー ト電圧(Vgh)がゲートライン(GL)に供給される 一方、シフトレジスタセル (36A) の出力信号がロー 論理を有する場合には低電位ゲート電圧(Vg1)がゲ ートライン(GL)に供給される。この結果、ゲートラ イン (GL) には立下がり部が階段形態に変化する図1 4でのようなスキャニング信号(SCS)が現れる。図 14に図示された"SCSn"は次のゲートラインに供 20 給されるスキャニング信号の波形を現す。

【0024】このようにスキャニング信号(SCS)の 立下がり部が段階的に変化するために、画素(31)に 含まれたTFT (CMN) はゲートライン (GL) から のスキャニング信号(SCS)の電圧が臨界電圧以下に 下がるまで起動オン状態を維持する。この時、液晶セル (Clc) に充電された電荷がゲートライン(GL)側 に流れると同時に、信号ライン(SL)からTFT(C MN)を経由するデータ電圧信号(DVS)によって充 分な電荷が液晶セル(Clc)に充電される。この結 果、液晶セル(C1c)に充電された電圧は下がらなく なる。ゲートライン(GL)上のスキャニング信号(S CS)の電圧がTFT (CMN)の臨界電圧以下に下が る場合にゲートライン(GL)での電圧変動量が最大T FT (CMN)の臨界電圧であるので液晶セル(C1 c)からゲートライン(GL)側に流れる電荷は極めて 少なくなる。この結果、フィードスルー電圧(ΔVp) は充分に抑圧される。更に、画素(31)によって表示 される画点ではフリッカ及び残像が発生しなくなる。 【0025】この場合、図5に図示された液晶パネル (30) のゲートライン (GL) 上の寄生抵抗 (Rp) 及び寄生容量(Cp)は高電位ゲート電圧(Vgh)に 影響を与えなくなる。とのような背景から、寄生抵抗 (Rp)及び寄生容量(Cp)が図13に図示されなか ったことが理解される。図15は本発明の第6実施例に よるアクティブマトリックス液晶表示装置のゲートライ ン(GL)及び信号ライン(SL)上に現れるスキャニ ング信号 (SCS) とデータ電圧信号 (DVS) を図示 する。図15に図示されたスキャニング信号(SCS) は下降エッジが階段状に変化することでデータ電圧信号 50 と比較器(60)の反転端子(一)の間に接続された抵

(DVS) にほとんど近接する電圧レベルを有する。と れによって、液晶表示装置はフィードスルー電圧(△Ⅴ p)を充分に抑圧することができ、併せて応答速度が速 くなる。

【0026】図16は図13に図示された電圧調節器 (56)の他の実施例を詳細に図示する。図16の電圧 調節器(56)は抵抗(R3)を経由して反転端子 (一) 側にゲートスキャニングクロック (GSC)を入 力受ける比較器(60)と、この比較器(60)の出力 信号に相互補完的に応答する第1及び第2トランジスタ (Q1、Q2) とを具備する。比較器(60)は図17 に図示したようなゲートスキャニングクロック(GS C) と可変抵抗 (VR) からの基準電圧 (Vref)を 比較して、その結果によって論理状態が変化する比較信 号を発生する。これを詳細に説明すると、比較器(6) 0) はゲートスキャニングクロック(GSC)の電圧が 基準電圧(Vref)より高い場合にロー論理の比較信 号を第1及び第2トランジスタ(Q1、Q2)のベース 端子に供給する一方、ゲートスキャニングクロック(G SC)の電圧が基準電圧(Vref)より低い場合には ハイ論理の比較信号を第1及び第2トランジスタ(Q 1、Q2)のベース端子に供給する。この時、可変抵抗 (VR)は図13に図示された第1または第2高電位電 圧 (VDD1またはVDD2) と基底電圧 (GND) 間 の電位差を分圧してその分圧された電圧を基準電圧(V ref)として比較器(60)の非反転端子(+)に供 給する。第1トランジスタ(Q1)は比較器(60)で ハイ論理の比較信号が発生されると、図13の高電位電 圧発生器 (54) からの第1 高電位電圧 (VDD1) を 30 第2電圧ライン (SVL) に供給する。一方に第2トラ ンジスタ(Q2)は比較器(60)でロー論理の比較信 号が発生されたときに図13の高電位電圧発生器(5 4) からの第2高電位電圧 (VDD2) を第2電圧ライ ン(SVL)に供給する。この結果、第2電圧ライン (SVL) ではゲートスキャニングクロック(GSC) とは相反する形態で変化する図17に図示した髙電位ゲ ート電圧 (Vgh) が発生する。この高電位ゲート電圧 (Vgh)はゲートスキャニングクロック(GSC)の 論理状態によって第1及び第2高電位電圧(VDD1、 40 VDD2)を交番される。また、この高電位ゲート電圧 (Vgh)は図13でのシフトレジスタセル(36A) がゲートスキャニングクロック(GSC)の立下がり部 に応答する場合に使用される。更に、髙電位ゲート電圧 (Vgh)は第1及び第2トランジスタ(Q1、Q2) の位置が変えられた場合または基準電圧(Vref)及 びゲートスキャニングクロック(GSC)が比較器(6 0)の反転及び非反転端子(一、+)にそれぞれ供給さ れる場合にゲートスキャニングクロック(GSC)と同 一な形態で変化する。一方、第2電圧ライン(SVL)

抗(R4)は第2電圧ライン(SVL)上の電圧を比較 器(60)の反転端子(一)側に帰還させることで高電 位ゲート電圧(Vgh)がゲートスキャニングクロック

17

(GSC) に対して素早く応答するようにする。 【0027】図18を参照すると、液晶パネル(30) 上の信号ライン (SL1乃至SLm)を駆動するデータ ドライバ(32)と、液晶パネル(30)上のゲートラ イン (GL1乃至GLn) を駆動するためのゲートドラ イバ(34)とを具備する第7本発明の実施例によるア クティブマトリックス液晶表示装置が図示されている。 液晶パネル(30)には信号ライン(SL)及びゲート ライン (GL) に接続される画素 (31) がアクティブ マトリックス形態で配列される。画素(31)それぞれ は信号ライン(SL)からのデータ電圧信号(DVS) に応答して透過光量を調節する液晶セル(Clc)と、 ゲートライン (GL) からのスキャニング信号 (SC S) に応答して信号ライン(SL)から液晶セル(CI c)に供給されるデータ電圧信号(DVS)を切り換え するTFT (CMN)で構成される。また、画素(3 1) それぞれには補助容量(Cst)が液晶セル(Cl c) に並列に接続される。この補助容量(Cst)は液 晶セル(Clc)に充電された電圧を緩衝する。データ ドライバ(32)はゲートライン(G11乃至GLn) が順次駆動されることによって信号ライン (SL1乃至 SLm) すべてにデータ電圧信号(DVS)を供給す る。ゲートドライバ(34)がスキャニング信号(SC S)をゲートライン(GL1乃至GLm)に順次供給す ることでゲートライン (GL1乃至GLn)が水平同期 期間ずつ順次使用可能にされる。このために、ゲートド ライバ (34) は制御ライン (CL) からのゲートスタ ートパルス (GSP) 及びゲートクロックライン (GC L) からのゲートスキャニングクロック(GSC)に応 答するシフトレジスタ (36) と、シフトレジスタ (3 6) とゲートライン (GL1乃至GLn) の間に接続さ れたレベルシフト(62)で構成される。シフトレジス タ(36)は制御ライン(CL)からのゲートスタート パルス (GSP) をn個の出力端子 (QT1乃至QT n)の内のいずれか一つの出力端子側に出力することと 併せてゲートスキャニングクロック(GSC)に応答し てゲートスタートバルス (GSP) を第1出力端子 (Q 40 れる。一方、n個のPMOSトランジスタ (MPn+1 T1)から第n出力端子(QTn)側に順次移動させ る。また、シフトレジスタ(36)はロジック電圧レベ ルに該当する5Vを有する集積回路駆動電圧で動作す る。レベルシフト(62)はシフトレジスタ(36)の 出力信号の電圧レベルをシフトさせることでn個のスキ ャニング信号(SCS)を発生させる。このために、レ ベルシフト(62)は第1電圧ライン(FVL)に共通 に接続され、併せてゲートライン(GL1乃至GLn) それぞれに接続されたn個のPMOSトランジスタ(M

的に接続されることと併せてゲートライン (GL1乃至 GLn) にそれぞれ接続されたn個のNMOSトランジ スタ (MN1乃至MNn) とを具備する。

【0028】第1電圧ライン(FVL)には低電位ゲー ト電圧発生器(40)で発生された低電位ゲート電圧 (Vgl)が供給される。第1乃至第nPMOSトラン ジスタ (MP1乃至MPn) はシフトレジスタ (36) のn個の出力端子(QT1乃至QTn)それぞれに接続 されたゲート電極を有する。同じく、第1乃至第 n N M OSトランジスタ (MN1乃至MNn) もシフトレジス タ(36)のn個の出力端子(QT1乃至QTn)それ ぞれ接続されたゲート電極を有する。第1乃至第 n P O MSトランジスタ (MP1乃至MPn) それぞれはシフ トレジスタ(36)の出力端子上の信号に応答して第1 乃至第nNMOSトランジスタ(MN1乃至MNn) そ れぞれと相互補完的に起動される。シフトレジスタ(3 6) の出力端子(QT1乃至QTn) からの信号にそれ ぞれ応答する第1乃至第nNMOSトランジスタ(MN 1乃至MNn)は水平同期期間ずつ順次起動される。と れによって、第1乃至第nPMOSトランジスタ(MP 1乃至MPn)は水平同期期間ずつ順次起動される。と の結果、第2電圧ライン(SVL)は第1乃至第nゲー トライン (GL1乃至GLn) に水平同期期間づつ順次 接続される。また、レベルシフト(62)は第2電圧ラ イン(SVL)と高電位電圧発生器(44)の間に並列 接続されたn個のPMOSトランジスタ (MPn+1乃 至MP2n)と、第2電圧ライン(SVL)と接地ライ ン(GNDL)の間に接続された放電抵抗(Rd)とを さらに具備する。とれらn個のPMOSトランジスタ (MPn+1乃至MP2n)は使用可能化ライン(EO し)上の図19に図示されたゲート出力使用可能化信号 (GOD) に共通に応答して毎水平同期周期の始点から 水平同期周期の半分に該当する期間ずつ同時に起動され る。これらn個のPMOSトランジスタ(MPn+1乃 至MP2n)が起動されたとき、高電位電圧発生器(4 4) で発生された高電位電圧 (VDD) はn個のPMO Sトランジスタ (MPn+1乃至MP2n)の並列回路 及び第2電圧ライン(SVL)を経由してn個のゲート ライン (GL1乃至GLn) 中のいずれか一つに供給さ 乃至MP2n)が起動された時にn個のゲートライン (GL1乃至GLn)中のいずれか一つのライン上の充 電された電圧が第2電圧ライン(SVL)及び放電抵抗 (Rd)を経由して接地ライン(GNDL)側に放電さ れる。この時、ゲートライン(GL)上の電圧の放電速 度(即ち、時定数)は放電抵抗(Rd)、ゲートライン (GL)上の寄生容量(Cc)及び寄生抵抗(Rc)に よって決定される。これによって、第2電圧ライン(S VL)では図19に図示されたようにゲートスキャニン P1乃至MPn)と、第2電圧ライン(SVL)に共通 50 グクロック(GSC)のハイ論理区間(即ち、水平同期 信号の前半周期)では高電位電圧レベル(VDD)を維 持してゲートスキャニングクロック (GSC) のロー論 理区間では高電位電圧レベル (VDD) から指数関数的 に徐々に減少する髙電位ゲート電圧 (Vgh) が発生す

19

【0029】第1乃至第nゲートライン(GL1乃至G Ln) それぞれは水平同期信号の周期づつ順次に起動さ れるNMOSトランジスタ(GL1乃至GLn)それぞ れは、水平同期信号の周期づつ順次に起動されるNMO Sトランジスタ(GL1乃至GLn) それぞれを経由し て第2電圧ライン(SVL)上の高電位ゲート電圧(V gh)を水平同期信号の一周期の間入力し、併せて残り の期間の間はPMOSトランジスタ (MP1乃至MP n)を経由して第1電圧ライン(FVL)上の低電位ゲ ート電圧(Vg1)を入力する。との結果、第1乃至第 nゲートライン(GL1乃至GLn)は図19に図示さ れたスキャニング信号 (SCS1乃至SCSn) の供給 を受ける。スキャニング信号(SCS)はゲートスキャ ニングクロック (GSC) のハイ論理区間 (即ち、水平 同期信号の前半周期)では高電位電圧を維持して、ゲー トスキャニングクロック (GCS) のロー論理区間(水 平同期信号の後半周期)では髙電位電圧から液晶パネル (30)上のTFT (CMN)の臨界電圧 (Vth)に 近接した電圧まで指数関数的に減少する。また、スキャ ニング信号(SCS)は次の水平同期周期の始点でTF T(CMN)の臨界電圧より低い電圧(即ち、低電位ゲ ート電圧(Vgl))に急激に下がる。このように、液 晶パネル(30)のゲートライン(GL)に供給される スキャニング信号 (SCS) の立下がり部が緩やかに変 化することで、画素(31)に含まれたTFT(CM N) はゲートライン (GL) からのスキャニング信号 (SCS) の電圧が臨界電圧以下に下がるまでに起動さ れる。この時、液晶セル (С1 c) に充電された電荷が ゲートライン (GL) 側に流れるが、信号ライン (S L)からTFT (CMN)を経由するデータ電圧信号 (DVS)によって充分な電荷が液晶セル(Clc)に 充電される。これによって、液晶セル(Clc)に充電 された電圧は下がらない。ゲートライン(GL)上のス キャニング信号 (SCS) の電圧がTFT (CMN) の 臨界電圧以下に下がる場合にゲートライン(GL)での 40 電圧変動量が最大TFT(CMN)の臨界電圧であるの で液晶セル (С1 c) からゲートライン (GL) 側に流 れる電荷は極めて少なくなる。この結果、フィードスル 一電圧  $(\Delta V p)$  が充分に抑圧される。また、前記した n個のPMOSトランジスタ (MPn+1乃至MP2 n)は高電位電圧発生器(44)から第2電圧ライン (SVL)側に供給される髙電位電圧(VDD)の減殺 量を最小化するために高電位電圧発生器(44)と第2 電圧ライン(SVL)の間の抵抗値を低くさせられる。

MP2n)の中n-1個のPMOSトランジスタは除去 することができる。この場合、ゲートドライバ(34) の回路構成が簡素化される。更に、前記ゲートスタート パルス (GSP)、ゲートスキャニングクロック (GS C) 及びゲート使用可能化信号(GOE) は図示しない タイミング制御器で発生される。

【0030】図20は図18に図示されたところによる アクティブマトリックス液晶表示装置の中いずれか一つ のゲートラインを駆動するためのラインスキャニング回 路を図示する。図20に図示したラインスキャニング回 路は液晶パネル(30)上のゲートライン(GL)を駆 動するためのゲートドライバ(34)を含む。液晶パネ ル(30)は信号ライン(SL)及びゲートライン(G L) とに接続される画素(31)を含む。画素(31) は信号ライン (SL) からのデータ電圧信号 (DVS) に応答して透過光量を調節する液晶セル(Clc)と、 ゲートライン(GL)からのスキャニング信号(SC S) に応答して信号ライン(SL)から液晶セル(Cl c)に供給されるデータ電圧信号(DVS)を切り換え るTFT (CMN) で構成される。また、画素(31) には補助容量(Cst)が液晶セル(Clc)に並列に 接続される。ゲートドライバ(34)は制御ライン(C し) からのゲートスタートパルス (GSP) 及びゲート クロックライン (GCL) からのゲートスキャニングク ロック(GSC)に応答するシフトレジスタセル(36 A) と、シフトレジスタセル(36A)とゲートライン (GL) の間に接続されたレベルシフトセル (62A) で構成される。シフトレジスタセル(36A)は図19 に示すゲートスキャニングクロック(GSC)の上昇エ ッジで図19に示すゲートスタートパルス (GSP)を 出力端子(QT)側に出力させる。レベルシフトセル (62A)はシフトレジスタセル(36A)の出力信号 の電圧レベルをシフトさせることでスキャニング信号 (SCS)を発生する。このために、レベルシフトセル (62A)は第1電圧ライン(FVL)と液晶パネル (30)上のゲートライン(GL)の間に接続された第 1PMOSトランジスタ (MP1) と、第2電圧ライン (SVL) とゲートライン (GL) の間に接続された第 1NMOSトランジスタ(MN1)とを具備する。 【0031】第1電圧ライン(FVL)には低電位ゲー ト電圧発生器(40)で発生された低電位ゲート電圧 (Vg1)が供給される。第1PMOSトランジスタ (MP1) はシフトレジスタセル (36A) の出力端子 (QT) に接続されたゲート電極を有する。同じく、第 1NMOSトランジスタ(MN1)はシフトレジスタセ ル(36A)の出力端子(QT)に接続されたゲート電 極を有する。第1PMOSトランジスタ (MP1) はシ フトレジスタセル (36A) の出力端子上の信号に応答 して第1NMOSトランジスタ(MN1)と相互補完的 従って、n個のPMOSトランジスタ(MPn+1乃至 50 に起動される。シフトレジスタセル(36A)の出力端 子(QT)からの信号にそれぞれ応答する第1NMOS トランジスタ (MN1) は任意の水平同期期間に起動さ れる一方、第1PMOSトランジスタ (MP1) は任意 の水平同期期間を除いては残りフレーム期間に起動され る。この結果、第2電圧ライン(SVL)は任意の水平 同期期間にだけゲートライン(GL)に接続されるよう になり、第1電圧ライン(FVL)は任意の水平同期期 間を除いた残りのフレーム期間にゲートライン(GL) に接続される。

【0032】また、レベルシフトセル(62A)は高電 10 位電圧発生器(44)と第2電圧ライン(SVL)の間 に接続された第2PMOSトランジスタ(MP2)と、 第2電圧ライン(SVL)と接地ライン(GNDL)の 間に接続された放電抵抗(Rd)とをさらに具備する。 第2PMOSトランジスタ (MP2) は使用可能化ライ ン(EOL)からの図18に図示されたゲート出力使用 可能化信号(GOE)に応答して毎水平同期周期の始点 から水平同期周期の半分に該当する期間に起動される。 との第2 PMOSトランジスタ (MP2) が起動された 時、高電位電圧発生器(44)は高電位電圧(VDD) を第2電圧ライン(SVL)を経由してゲートライン (GL) に供給される。一方、第2PMOSトランジス タ(MP2)が起動された時にゲートライン(GL)上 に充電された電圧が第2電圧ライン(SVL)及び放電 抵抗(Rd)を経由して接地ライン(GNDL)側に放 電される。この時、ゲートライン (GL) 上の電圧の放 電速度(即ち、時定数)は放電抵抗(Rd)、ゲートラ イン(GL)上の寄生容量(Cp)及び寄生抵抗(R p) によって決定される。これによって、第2電圧ライ ン(SVL)には図19に図示されたゲートスキャニン グクロック(GSC)のハイ論理区間(即ち、水平同期 信号の前半周期)では高電位電圧レベル(VDD)を維 持してゲートスキャニングクロック (GSC) のロー論 理区間では高電位電圧レベル (VDD) から指数関数的 に徐々に減少する高電位ゲート電圧(Vgh)が現れ る。ゲートライン (GL) は任意の水平同期信号の周期 の間起動される第1NMOSトランジスタ(MN1)を 経由して第2電圧ライン(SVL)上の高電位ゲート電 圧(Vgh)を水平同期信号の周期を除いた残りの期間 の間には第1PMOSトランジスタ(MP1)を経由し て第1電圧ライン(FVL)上の低電位ゲート電圧(V g1)を入力する。この結果、ゲートライン(GL)に は図19に図示されたスキャニング信号(SCS1乃至 SCSn)の中いずれか一つが供給される。スキャニン グ信号(SCS)はゲートスキャニングクロック(GS C) のハイ論理区間(即ち、水平同期信号の前半周期) では高電位電圧を維持して、ゲートスキャニングクロッ ク(GSC)のロー論理区間では(水平同期信号の後半 周期)では高電位電圧から液晶パネル(30)上のTF T(CMN)の臨界電圧(Vth)に近接される電圧ま 50 時定数)は放電通路の抵抗値、ゲートライン(GL)上

で指数関数的に減少する。

【0033】また、スキャニング信号(SCS)は次の 水平同期周期の始点でTFT(CMN)の臨界電圧より 低い電圧(即ち、低電位ゲート電圧(Vg1))に急激 に下がる。このように、液晶パネル(30)のゲートラ イン(GL)に供給されるスキャニング信号(SCS) の立下がり部が緩やかに変化することで、画素(31) に含まれたTFT (CMN) はゲートライン (GL) か らのスキャニング信号 (SCS) の電圧が自分の臨界電 圧以下で下がるまでに起動される。この時、液晶セル (С1 c) に充電された電荷がゲートライン (GL) 側 に流れ信号ライン (SL) からTFT (CMN) を経由 するデータ電圧信号(DVS)によって充分な電荷が液 晶セル(Clc)に充電される。これによって、液晶セ ル(С1с)に充電された電圧は下がらない。ゲートラ イン (GL) 上のスキャニング信号 (SCS) の電圧が TFT (CMN) の臨界電圧以下に下がる場合にゲート ライン(GL)での電圧変動量が最大TFT(CMN) の臨界電圧であるので液晶セル (С1 c) からゲートラ イン (GL) 側に流れる電荷量は極めて少なくなる。と の結果、フィードスルー電圧 (ΔVp) が充分に抑圧さ れる。

【0034】図21は本発明の第8実施例によるアクテ ィブマトリックス液晶表示装置を概略的に図示する。図 21のアクティブマトリックス液晶表示装置は、図18 で第2電圧ライン(SVL)と高電位電圧発生器(4 4)の間に並列に接続されたn個のPMOSトランジス タ (MPn+1乃至MP2n) とそして第2電圧ライン (SVL) と接地ライン(GNDL)の間に接続された 放電抵抗(Rd)の代わりに高電位電圧発生器(44) と第2電圧ライン(SVL)の間に接続された電圧調節 器(64)を有することを除いては図18のアクティブ マトリックス液晶表示装置と同一な回路構成を有する。 電圧調節器(64)はゲートクロックライン(GCL) からのゲートスキャニングクロック(GSC)に応答し て高電位電圧発生器(44)を第2電圧ライン(SV し) に連結させ、第2電圧ライン(SVL)に放電通路 を提供する。これを詳細に説明すると、電圧調節器(6 4) はゲートスキャニングクロック (GSC) がハイ論 40 理値を有する期間には髙電位発生器(44)からの髙電 位電圧 (VDD) が第2電圧ライン (SVL) とn個の NMOSトランジスタ(MN1乃至MNn)の中いずれ か一つを経由してゲートライン(GL)側に伝送され る。一方、ゲートスキャニングクロック(GSC)がロ ー論理値を有する時に電圧調節器(64)は第2電圧ラ イン(SVL)に放電通路を提供してゲートライン(G L1乃至GLn)上に充電された電圧が第2電圧ライン (SVL)及び放電通路を放電されるようにする。この 時、ゲートライン(GL)上の電圧の放電速度(即ち、

の寄生容量(Сс)及び寄生抵抗(Rc)によって決定 される。結果的に、電圧調節器 (64) は図19 に図示 されたところのようにゲートスキャニングクロック(G SC)のハイ論理区間(即ち、水平同期信号の前半周 期)では高電位電圧レベル (VDD)を維持してゲート スキャニングクロック (GSC) のロー論理区間では高 電位電圧レベル (VDD) から指数関数的に徐々に減少 する髙電位ゲート電圧(Vgh)が第2電圧ライン(S VL)上に現れる。

【0035】また、第1乃至第nゲートライン(GL1 乃至GLn)それぞれは水平同期信号の周期づつ順次起 動されるNMOSトランジスタ(MN1乃至MNn)を それぞれ経由して第2電圧ライン(SVL)上の高電位 ゲート電圧(Vgh)を水平同期信号の一周期の間に入 力することと併せて残りの期間の間はPMOSトランジ スタ (MP1乃至MPn)を経由して第1電圧ライン (FVL)上の低電位ゲート電圧(Vg1)を入力す る。この結果、第1乃至第nゲートライン(GL1乃至 GLn)は図18に図示されたスキャニング信号(SC S1乃至SCSn)の供給を受ける。スキャニング信号 20 (SCS) はゲートスキャニングクロック(GSC)の ハイ論理区間(即ち、水平同期信号の前半周期)では髙 電位電圧を維持して、ゲートスキャニングクロック(G CS)のロー論理区間(水平同期信号の後半周期)では 高電位電圧から液晶パネル(30)上のTFT(CM N)の臨界電圧(Vth)に近接する電圧まで指数関数 的に減少する。また、スキャニング信号(SCS)は次 の水平同期周期の始点でTFT(CMN)の臨界電圧よ り低い電圧(即ち、低電位ゲート電圧(Vg1))に急 激に下がる。

【0036】このように、液晶パネル(30)のゲート ライン(GL)に供給されるスキャニング信号(SC S) の立下がり部が緩やかに変化することで、画素(3 1) に含まれたTFT (CMN) はゲートライン (G L) からのスキャニング信号(SCS)の電圧が臨界電 圧以下に下がるまでに起動される。この時、液晶セル (Clc) に充電された電荷がゲートライン (GL) 側 に流れるが、信号ライン(SL)からTFT(CMN) を経由するデータ電圧信号(DVS)によって充分な電 荷が液晶セル(Clc)に充電される。これによって、 液晶セル(C1c)に充電された電圧は下がらなくな る。ゲートライン(GL)上のスキャニング信号(SC S) の電圧がTFT (CMN) の臨界電圧以下に下がる 場合にゲートライン(GL)での電圧変動量が最大TF T (CMN)の臨界電圧であるので液晶セル(Clc) からゲートライン (GL) 側に流れる電荷量は極めて少 なくなる。この結果、フィードスルー電圧(ΔVp)が 充分に抑圧される。

【0037】図22aは本発明によるアクティブマトリ

号の波形を現し、図22bは従来のアクティブマトリッ クス液晶表示装置で提供されるスキャニング信号を現 す。図22aのスキャニング信号は図22bのスキャニ ング信号とは異なり指数関数的に減少する下降エッジを 有する。これによって、本発明によるアクティブマトリ ックス液晶表示装置はTFT(CMN)がターンオフさ れるときのTFT (CMN)のゲート電極とソース電極 間の電位差が小さくなる。従って、TFT (CMN)が ターンオフされるときに液晶セルから放電される電荷が 10 著しく減少する。この結果、フィードスルー電圧 (ΔV p) が小さくなって、更にフリッカが著しく減少する。 図23aは本発明によるアクティブマトリックス液晶表 示装置はTFT(CMN)が起動されるときの電流変化 を、そして図23bは従来のアクティブマトリックス液 晶表示装置はTFT (CMN) が起動されるときの電流 変化をそれぞれ現す。図23a及び図23bは本発明に よるアクティブマトリックス液晶表示装置は従来の液晶 表示装置に比べて過渡雑音成分を大きく抑制されること を示している。

【0038】図24は図20に図示された電圧調節器 (64)の実施例を詳細に図示するものである。図24 において、電圧調節器(64)は高電位電圧ライン(V DDL)と接地ライン(GNDL)の間に直列接続され た第1及び第2抵抗(R1、R2)と、第1ノード(N 1)と第2電圧ライン(SVL)の間に接続された第3 抵抗(R3)とを具備する。第1及び第2抵抗(R1、 R2)は高電位電圧ライン(VDDL)上の高電位電圧 (VDD)を分圧してその分圧された電圧が第1ノード (N1)上に現れるようにする。第3抵抗(R3)は第 30 1ノード (N1) と第2電圧ライン (SVL) の間に電 流量を制限する。電圧調節器(64)は高電位電圧ライ ン (VDDL)、第1及び第2ノード (N1、N2)の 間に接続された第1トランジスタ(TR1)と、第2抵 抗(R2)と接地ライン(GNDL)の間に接続された 第2トランジスタ(TR2)とをさらに具備する。第1 トランジスタ (TR1) は第2 ノード (N1) 上の電圧 に応答して髙電位電圧ライン(VDDL)上の髙電位電 圧(VDD)を第1ノード(N1)側に選択的に伝送す る。

【0039】とれを詳細に説明すると、第1トランジス タ(TR1)は第2ノード(N2)上の電圧が臨界電圧 (即ち、0.7V)以下の時に起動されて第1ノード (N1)上の電圧が高電位電圧レベルを維持する。第2 ノード(N2)上の電圧が臨界電圧以上である場合、第 1トランジスタ(TR1)はターンオフされて高電位電 圧ライン(VDDL)と第1ノード(N1)を開放させ る。このために、第1トランジスタ(TR1)としては P形ジョンショントランジスタが使用される。第2ノー ド(N2)上の電圧は第4ノード(N4)に接続された ックス液晶表示装置によって提供されたスキャニング信 50 ベースを有する第3トランジスタ(TR3)によって変 化する。第3トランジスタ(TR3)は第4ノード(N 4) からのゲートスキャニングクロック (GSC) がハ イ論理値を有する時に起動されて髙電位電圧ライン(V DDL) から第4抵抗(R4)、第2ノード(N2)、 第5抵抗(R5)、自分のコレクター及びエミッタを経 由して接地ライン(GNDL)に至る電流通路を形成す る。この場合、第2ノード(N2)にはトランジスタ (TR)の臨界電圧より低い電圧が現れる。これとは異 なって、第4ノード(N4)上のゲートスキャニングク ジスタ (TR3) はターンオフされて第2 ノード (N 2) の電圧が高電位電圧レベルを維持する。一方、第2 トランジスタ(TR2)は第3ノード(N3)上の電圧 に応答して第2抵抗(R2)を接地ラインに選択的に接 続させる。との時、第2電圧ライン(SVL)上の高電 位ゲート電圧(Vgh)は第3抵抗(R3)、第1ノー ド (N1) 第2抵抗 (R2) 予備トランジスタ (TR 2) のコレクター及びエミッタを経由して接地ライン (GNDL)側に放電される。

25

【0040】一方、第3ノード(N3)上の電圧が臨界 20 電圧より低い場合に、第2トランジスタ(TR2)はタ ーンオフされて第2抵抗(R2)と接地ライン(GND L)が開放される。このために、N形ジョンショントラ ンジスタ(TR)が第2トランジスタ(TR)で使用さ れる。第3ノード(N3)上の電圧は第4ノード(N 4) に接続されたベースを有する第4トランジスタ (T R4)の動作状態によって変化する。第4トランジスタ (TR4) は第4ノード(N4) からのゲートスキャニ ングクロック(GSC)がハイ論理値を有する時に起動 されて第3ノード(N3)を接地ライン(GNDL)に 30 び/またはゲートドライバ(34)が接地される。デー 接続させる。これによって、第3ノード(N3)では接 地電圧(GND)が現れる。これとは異なって、第4ノ ード(N4)上のゲートスキャニングクロック(GS C)がハイ論理値を有する場合に第4トランジスタ(T R4) はターンオフされて第3ノード(N3) と接地ラ イン (GNDL) が開放される。

【0041】との時、高電位電圧ライン(VDDL)上 の高電位電圧(VDD)が第6抵抗(R6)を経由して 第3ノード(N3)に充電される。従って、第3ノード (N3)では髙電位電圧(VDD)が現れる。結果的 に、第2ノード(N2)上の電圧と第3ノード(N3) 上の電圧が同一な形態で変化する。これら第2及び第3 ノード(N2、N3)上の電圧が同一な形態で変化する ことで第1及び第2トランジスタ(TR1、TR2)が 相互補完的に駆動される。換言すれば、第1トランジス タ(TR1)はゲートスキャニングクロック(GSC) のハイの論理区間に、第2トランジスタ(TR2)はゲ ートスキャニングクロック(GSC)のロー論理区間に それぞれ起動される。これによって、第1ノード(N

キャニングクロック (GSC) のハイ論理区間では高電 位電圧(VDD)を、ゲートスキャニングクロック(G SC)のロー論理区間では高電位電圧レベル(VDD) から分圧された電圧レベルまで指数関数的に減少させ る。この結果、第2電圧ライン(sv1)には図18に 示した波形を有する髙電位ゲート電圧(Vgh)が現れ る。ゲートスキャニングクロック (GSC) はゲートク ロックライン(GCL)から第7抵抗(R7)を経由し て第4ノード(N4)に供給される。第7抵抗(R7) ロック(GSC)がロー論理を有する場合に第3トラン 10 はゲートクロックライン(GCL)から第4ノード(N 4) 側に流れる電流を制限する。第2及び第3抵抗(R 2、R3)は第2トランジスタ(TR2)が起動された 時に図20に図示されたゲートライン(GL)上の寄生 容量(Cp)及び寄生抵抗(Rp)と共にゲートライン (GL) 上の電圧の放電速度を決定する。

26

【0042】図25は本発明によるTAB形液晶表示装 置を概略的に図示する。図25のTAB形液晶表示装置 で、液晶パネル(30)は上部ガラス基板(30A)と 下部ガラス基板 (30B) の間に密封された液晶層 (3 OC)で構成される。この液晶パネル(30)はFPC (Flexible Printed Circuit) フィルム (66) によ ってPCB (Printed Circuit Board) モジュール (68) に接続される。PCBモジュール (68) はP CB(70)の上面に搭載された制御回路部(72)、 低電位及び高電位ゲート電圧発生器(40、42)を有 する。FPCフィルム(66)は下部ガラス基板(30 B) のペッド領域に接続された一段部とPCB (70) の底面の縁に接続された他段部を有する。また、FPC フィルム (66) の中間にはデータドライバ (32) 及 タドライバ (32) 及び/ゲートドライバ (34) はF PCフィルム(66)によって液晶パネル(30)及び PCBモジュール(68)に接続される。このようなF PCフィルム(66)は液晶パネル(30)をデータド ライバ(32)及び/またはゲートドライバ(34)に 電気的に連結する第1導電層パターン(67A)と、デ ータドライバ(32)及び/またはゲートドライバ(3 4) をPCBモジュール(68) に電気的に連結する第 2導電層パターン(67B)を有する。これら第1及び 40 第2導電層パターン(67A、67B)は両端部が露出 されるように第1及び第2保護フィルム(69A、69 B) によって包まれる。

【0043】図26は本発明によるCOG (Chips On Glass) 形液晶表示装置を概略的に図示する。図26 のCOG形液晶表示装置は、上部ガラス基板(30A) と下部ガラス基板(30B)の間に密封された液晶層 (30C) とを具備する。この液晶パネル(30) はF PC (Flexible Printed Circuit) フィルム (66) によってPCB (Printed Circuit Board) モジュー 2) 及び第2電圧ライン (SVL) 上の電圧はゲートス 50 ル (68) に接続される。PCBモジュール (68) は

PCB (70) の上面に搭載された制御回路部 (7 2) 、低電位及び高電位ゲート電圧発生器 (40、4 2)を有する。また、下部ガラス基板(30B)のペッ ド領域にはデータドライバ(32)及び/またはゲート ドライバ(34)が載せられている。 これらデータドラ イバ(32)及び/ゲートドライバ(34)はFPCフ ィルム (66) によって液晶パネル (30) 及びPCB モジュール (68) に接続される。FPCフィルム (6 6) はデータドライバ(32) 及びゲートドライバ(3 4) が載せられたPCBモジュール(68) に接続させ 10 る。このために、FPCフィルム(66)は下部ガラス 基板(30B)のペッド領域に接続された一段部とPC B(70)の底面の縁に接続された他段部を有する。 C のようなFPCフィルム(66)はデータドライバ(3 2) 及び/またはゲートドライバ(34) が搭載された 液晶パネル (30) と P C B モジュール (68) を電気 的に接続する導電層パターン(67)を有する。導電層 パターン(67)は端部が露出するように保護フィルム (69) によって包まれる。

【0044】本発明に開示された低電位ゲート電圧発生 20 器と髙電位ゲート電圧発生器はPCBモジュールに位置 し、電圧制御器はLCDモジュール上に多様な形態で配 置させることができる。まず、電圧制御器がPCBモジ ュールに配置されることができる。換言すれば、電圧制 御器、髙電位ゲート電圧発生器及び低電位ゲート電圧発 生器すべてがPCBモジュール上に形成される。このよ うな回路構造は図1に図示された通常のゲートドライバ I Cにしてゲートパルスの立下がり部をスムーズ (Smoo th) にすることができる。従って、本発明の目的はゲー トドライバICを変形せずに達成される。次に、電圧制 30 御器はゲートドライバIC内に載せられている。ゲート ドライバIC内に載せられた電圧制御器は図18のよう に高電位ゲート電圧発生器とババーの間に接続してもよ い。異なる方法で、ゲートドライバIC内に含まれた電 圧制御器は図5及び図21のように一つの高電位電圧発 生器と多数のババーの間に接続してもよい。電圧制御器 を含むゲートドライバICはPCBは電圧制御器がPC Bモジュール上に配置された場合に比べてLCDモジュ ールの部品数を減少させることができ、更に部品のコス トを低減することができる。

#### [0045]

【発明の効果】上述したように、本発明によるアクティブマトリックス液晶表示装置は、ゲートドライバのレベルシフトに高電位ゲート電圧を交流形態で供給することでスキャニング信号の立下がり部が線形、指数または階段関数の中のいずれか一つの形態で変化する。これによって、本発明によるアクティブマトリックス液晶表示装置ではフィードスルー電圧(ΔVp)を充分に抑圧し、さらにフリッカ及び残像の発生を抑制する。さらに、本発明によるアクティブマトリックス液晶表示装置では同

路構成が極めて簡素化される。

(15)

【0046】また、本発明によるアクティブマトリックス被晶表示装置は、高電位ゲート電圧の立下がり部が立上がり部より緩やかに変化することでゲートラインに供給されるスキャニング信号の立下がり部が立上がり部より緩やかに変化する。これによって、本発明によるアクティブマトリックス液晶表示装置では、フリッカ及び残像が発生しなくなることは勿論であり、さらに応答速度が早くなる。

【0047】以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。

#### 【図面の簡単な説明】

【図1】 図1は通常の液晶表示装置を概略的に図示する図面である。

【図2】 図2は立下がり部が緩やかに変化するスキャニング信号の波形を図示する図面である。

【図3】 図3は図2bに図示されたスキャニング信号 を利用する従来の液晶表示装置を図示する図面である。

【図4】 図4は通常の液晶表示装置の構造を図示する 図面である。

【図5】 図5は本発明による第1実施例によるアクティブマトリックス液晶表示装置を概略的に図示する図面である。

【図6】 図6は本発明による第2実施例によるアクティブマトリックス液晶表示装置を概略的に図示する図面である。

0 【図7】 図7は図6に図示された重要部分に対する出 力波形図である。

【図8】 図8は本発明による第3実施例によるアクティブマトリックス液晶表示装置を概略的に図示する図面である。

【図9】 図9は図8に図示された重要部分に対する出力波形図である。

【図10】 図10は本発明による第4実施例によるアクティブマトリックス液晶表示装置を概略的に図示する図面である。

40 【図11】 図11は本発明による第5実施例によるアクティブマトリックス液晶表示装置を概略的に図示する図面である。

【図12】 図12は本発明の第1乃至第5実施例による液晶表示装置のゲートライン及び信号ライン上でそれぞれ現すスキャニング信号及びデータ電圧信号の波形図である。

【図13】 図13は本発明による第6実施例によるアクティブマトリックス液晶表示装置を概略的に図示する図面である。

発明によるアクティブマトリックス液晶表示装置では回 50 【図14】 図14は図13に図示された重要部分に対

する出力波形図である。

【図15】 図15は図13に図示された液晶パネルの ゲートライン及び信号ライン上で現すスキャニング信号 及びデータ電圧信号の波形図である。

【図16】 図16は図13に図示された電圧調節器の 異なる実施例を図示する図面である。

【図17】 図17は図16に図示された電圧調節器の 入力及び出力波形図である。

【図18】 図18は本発明による第7実施例によるア 図面である。

【図19】 図19は図18に図示された重要部分に対 する出力波形図である。

【図20】 図20は図18に図示された液晶表示装置 の中一つのゲートラインを駆動するためのラインスキャ ニング回路を図示する図面である。

【図21】 図21は本発明による第8実施例によるア クティブマトリックス液晶表示装置を概略的に図示する 図面である。

【図22】 図22は本発明aおよび従来のbアクティ 20 SL、SL1乃至SLm:信号ライン ブマトリックス液晶表示装置によるスキャニング信号の 波形図である。

【図23】 図23は本発明aおよび従来bのアクティ ブマトリックス液晶表示装置によってTFT(CMN) が起動される時の電流変化を図示する図面である。

【図24】 図24は図21に図示された電圧調節器を 詳細に図示する図面である。

【図25】 図25は本発明によるタップ形液晶表示装 置を図示する図面である。

【図26】 図26は本発明によるСОG形液晶表示装 30 トランジスタ 置を図示する図面である。

【符号の説明】

10:液晶パネル

11、31:画素

12、32:データドライバ 14、34:ゲートド ライバ

3、16、36:シフトレジスタ

11 8、38、62:レベルシフト

\*5、6、9、19: インバータ 20: スキャニングド

ライバセル

22:積分器 30A:上部ガラス基

板

30B:下部ガラス基板 30C:液晶層

39、58:制御用ス 36A:シフトレジスタセル

イッチ

40:低電位ゲート電圧発生器 42:高電位ゲート電

圧発生器

クティブマトリックス液晶表示装置を概略的に図示する 10 44、54:髙電位電圧発生器 46、56、64:電

圧調節器

48:タイミング制御器 50:2接点制御用ス

イッチ

52:1接点制御用スイッチ 60:比較器

62A:レベルシフトセル 66: FPCフィルム

67、67A、67B: 導電層パターン

68:PCBモジュール 69, 69A, 69

B:保護フィルム

70: PCB 72:制御回路部

GL、GL1乃至GLm:ゲートライン

Clc:液晶セル CMN:薄膜トランジ

スタ (TFT)

CL:制御ライン GCL: ゲートクロッ

クライン

FVL:第1電圧ライン SVL:第2電圧ライ

ン

Cst:補助容量

MP1乃至MPn、MPn+1乃至MP2n:PMOS

MN1乃至MNn: NMOSトランジスタ

Rp、Rc:寄生抵抗 Cp、Cc:寄生容量

SCL:同期制御ライン DCL:データクロッ


クライン

GVL:基底電圧ライン Q1、Q2:トランジ


スタ


VR:可変抵抗 GNDL:接地ライン


【図3】




【図7】












【図8】




【図10】




【図11】




【図12】





【図13】






【図15】






[図20]





【図21】




【図22】


【図23】





A





В